Wydarzenia i seminaria internetowe Siemens EDA

Napraw uszkodzone ograniczenia randomizacji w czasie rzeczywistym za pomocą okna debugowania więzów Questa — sprawdzaj zmienne, wizualizuj rozkłady i izoluj konflikty w jednym punkcie przerwania przy zerowej rekompilacji.

Podczas tego webinaru Siemens EDA i Intel Foundry wprowadzą wbudowane technologie mostów i jej zastosowania rynkowe.

Zbuduj mocne podstawy w modelowaniu danych EDM. Dowiedz się, jak Biblioteka EDM tworzy i definiuje dane, łączy obiekty poprzez relacje i łączy te koncepcje w praktycznym modelu danych. Nie jest wymagane wcześniejsze doświadczenie.

Dowiedz się, jak Siemens EDA i IEEE CEDA DATC przyspieszają akademickie badania EDA dzięki pierwszym w historii publicznym benchmarkom Aprisa P&R dotyczącym otwartych przypadków testowych i plików PDF, odtwarzalnych za pośrednictwem GitHub, prezentowanych na ICCAD-2025 dla badań RTL-to-GDS.

Catapult AI NN zapewnia zautomatyzowany przepływ, który rozpoczyna się od modelu sieci neuronowej Pythona i generuje akcelerator sprzętowy RTL, umożliwiając szybką eksplorację projektu w celu optymalizacji celów PPA.

Dowiedz się, jak korzystać z najlepszych praktyk Xpedition EDM i HyperLynx, aby usprawnić zarządzanie danymi symulacyjnymi, usprawnić procesy weryfikacji i zbudować identyfikowalny wątek cyfrowy między projektowaniem płytki drukowanej a weryfikacją.

Wyzwania związane z ograniczeniami czasowymi związane z DFT: Ten przepływ stanowi rozwiązanie, które integruje Gencellicon z Tessent DFT w celu generowania więzów strukturalnych, automatycznej walidacji i spójnej propagacji.

Zobacz, w jaki sposób Tessent MemoryBist integruje ECC w celu zwiększenia wydajności produkcji: maskowanie bitów ECC, zapobieganie ucieczce testom i naprawy wspomagane ECC jako samodzielne lub sparowane z redukcją rozwiązanie zapewniające niezawodność w systemie.

Uzyskaj szczegółowe informacje na temat Questa 2026.1: szybsza wydajność regresji, nowe funkcje widoczności debugowania i ulepszenia zamykania zasięgu, aby sprostać rosnącej złożoności środowiska UVM/Systemverilog.

Podczas tego webinaru pokażemy, w jaki sposób adaptacyjne dodatki umożliwiają rozszerzenie Xpedition Standard na żądanie: analiza integralności sygnału przed i po układzie (powered by na HyperLynx), sztywne elastyczne projektowanie oraz zaawansowane współprojektowanie ECAD-MCAD.

Dowiedz się, jak strategie bramek zegarowych z raportowaniem opartym na modułach identyfikują kaskadowe możliwości optymalizacji głęboko w ścieżkach wentylatora i wyłączania wentylatora oraz maksymalizują zaoszczędzone waty na godzinę inżynieryjną, umożliwiając projektowanie o niskiej mocy.

Dowiedz się, w jaki sposób język PSS pozwala określić zamiar weryfikacji i używać Questa One do tworzenia losowych testów dla Ciebie; i można je „zrealizować” w celu uruchomienia na różnych platformach, narzędziach i etapach weryfikacji.

Poznaj architekturę i mikroarchitekturę SoftMAX, aby zrównoważyć wydajność, obszar i zasoby do wnioskowania krawędzi. Odkryj zwinne procesy projektowania FPGA, aby nadążyć za ewoluującymi algorytmami.

Dowiedz się, jak Questa One Sim przyspiesza symulację dzięki technologii ParallelSIM, wbudowanemu PSS, rozwiązaniu ograniczeń VHDL, automatycznemu wyłączaniu zasięgu kodu i nie tylko w przypadku RTL, symulacji na poziomie bramy i zasięgu.

To webinarium przedstawi protokół uAlink, koncentrując się na jego architekturze i kluczowych funkcjach, które umożliwiają skalowalne systemy sztucznej inteligencji; następnie zanurz się w podstawowe możliwości Siemens Avery UaLink Verification IP.

To webinarium przedstawi protokół uAlink, koncentrując się na jego architekturze i kluczowych funkcjach, które umożliwiają skalowalne systemy sztucznej inteligencji; następnie zanurz się w podstawowe możliwości Siemens Avery UaLink Verification IP.

Odkryj syntezę wysokiego poziomu i jej zalety w szybkiej i dokładnej produkcji akceleratorów sprzętowych. Omówimy krok po kroku projektowanie i weryfikację algorytmu Wake Word za pomocą HLS.

Silosowane przepływy pracy tworzą wąskie gardła, które spowalniają cykle projektowania i obniżają jakość. To seminarium internetowe przedstawia nowe podejście do synergicznych środowisk weryfikacji przy użyciu zintegrowanego ecosystem Questa™ Developer/IVE.

Dowiedz się, w jaki sposób Aprisa AI i system Siemens EDA AI zwiększają produktywność RTL-to-GDS o 10-krotnie, wydajność czasu komputerowego o 3 razy i PPA o 10% dzięki ML & RL, generatywnej i agentycznej sztucznej inteligencji dla przyspieszonego uczenia się i automatyzacji przepływu pracy EDA.

To seminarium internetowe pokazuje, w jaki sposób Questa One Property Assist zamienia monity użytkownika w zoptymalizowane monity LLM, pobiera dostarczone rozwiązania LLM i przedstawia najlepiej wygenerowane właściwości SVA dla użytkownika.

To seminarium internetowe przedstawia Questa One Sim CX, innowacyjne rozwiązanie symulacyjne oparte na pokryciu, które rewolucjonizuje weryfikację UVM poprzez automatyzację wnioskowania o zasięgu i bodźcach, generowanie uprzedzeń do odkrytych obszarów.

Dowiedz się, w jaki sposób rozwiązanie Questa One DFT Verification w połączeniu z rozwiązaniami Tessent Silicon Lifecycle Solutions zapewnia ewolucję w zakresie obsługi i wydajności, aby sprostać tym pojawiającym się wyzwaniom związanym z weryfikacją.

Dowiedz się, jak Questa One Sim FX optymalizuje kampanie błędów dzięki możliwościom optymalizacji listy błędów i rankingowania testów oraz płynnej integracji z istniejącymi środowiskami testbench oraz kompleksowymi możliwościami analizy błędów.

Dowiedz się, w jaki sposób Questa Verification IQ Testplan Author integruje się z narzędziami zarządzania cyklem życia aplikacji (Siemens Polarion i Jama), aby dostarczyć wspólne rozwiązanie do identyfikowalności, które przekształca przepływ pracy weryfikacji

Sesja ta przedstawiła transformacyjne rozwiązanie połączonych platform z podejściami opartymi na danych i integracji sztucznej inteligencji, aby sprostać wyzwaniom, przed którymi stoją współzależności, ograniczenia i wydajność pracowników oraz zapewnienie jakości.

Podczas tego webinaru zbadamy, w jaki sposób klasyfikacja usterek funkcjonalnych zwiększa pokrycie usterek. Poznaj zalety integracji funkcjonalnej klasyfikacji usterek z procesami DFT, w szczególności rozwiązywania problemów, które nie można przetestować za pomocą testów skanowania.