Siemens EDA begivenheder og webinarer

Ret ødelagte randomiseringsbegrænsninger i realtid ved hjælp af Questas Constraint Debug Window - inspicer variabler, visualiser distributioner, og isoler konflikter ved et enkelt brudpunkt med nul omkompilering.

I dette webinar introducerer Siemens EDA og Intel Foundry integreret broteknologi og dens markedsapplikationer.

Byg et stærkt fundament i EDM Data Modeling. Lær hvordan EDM Library strukturerer og definerer data, forbinder objekter gennem relationer, og bringer disse begreber sammen i en praktisk datamodel. Ingen forudgående erfaring krævet.

Lær hvordan Siemens EDA og IEEE CEDA DATC fremskynder akademisk EDA-forskning med de første offentlige Aprisa-P&R-benchmarks nogensinde på åbne testcases og PDK'er, reproducerbare via GitHub, præsenteret på ICCAD-2025 til RTL-til-GDS-forskning.

Catapult AI NN giver et automatiseret flow, der starter med en Python-neural netværksmodel og genererer en RTL-hardwareaccelerator, hvilket muliggør hurtig designutforskning for at optimere PPA-mål.

Find ud af, hvordan du bruger Xpedition EDM og HyperLynx bedste praksis til at forbedre styring af simuleringsdata, strømline verifikationsarbejdsgange og opbygge en sporbar digital tråd mellem printkortdesign og verifikation.

DFT-relaterede tidsbegrænsningsudfordringer: Dette flow udgør en løsning, der integrerer Gencellicon med Tessent DFT til struktureret begrænsningsgenerering, automatiseret validering og konsekvent udbredelse.

Se, hvordan Tessent MemoryBist integrerer ECC til produktionsudbyttegevinster: ECC-bitmaskering, testflugtforebyggelse og ECC-assisteret reparation som en enkeltstående eller redundansparret løsning til pålidelighed i systemet.

Få detaljer om Questa 2026.1: hurtigere regressionsydelse, nye funktioner til fejlfindingssynlighed og forbedringer af dækningslukning for at tackle den voksende UVM/SystemVerilog-miljøkompleksitet.

I dette webinar viser vi, hvordan tilpasningsdygtige tilføjelser giver dig mulighed for at udvide Xpedition Standard efter behov: signalintegritetsanalyse før og efter layout (powered by HyperLynx), rigid-flex design og avanceret ECAD-MCAD-co-design.

Lær, hvordan urgatingsstrategier med modulbaseret rapportering identificerer kaskadeoptimeringsmuligheder dybt inde i fanin- og ventilatorstier og maksimerer watt, der spares pr. ingeniørtime, hvilket muliggør design med lavt strømforbrug.

Lær hvordan PSS-sproget giver dig mulighed for at specificere verifikationshensigt og bruge Questa One til at oprette tilfældige tests for dig; og disse kan „realiseres“ til at køre på tværs af forskellige platforme, værktøjer, og verifikationsfaser.

Udforsk SoftMax-arkitektur og mikroarkitektur for at afbalancere ydeevne, område, ressourcer til edge inferens. Oplev fleksible FPGA-designarbejdsgange for at holde trit med udviklende algoritmer.

Oplev, hvordan Questa One Sim fremskynder simulering med ParallelSIM-teknologi, indbygget PSS, VHDL-begrænsningsløsning, automatiserede udelukkelser af kodedækning og mere til RTL, simuleringer på gate-niveau og dækning.

Dette webinar introducerer UaLink-protokollen, med fokus på dens arkitektur og nøglefunktioner, der muliggør skalerbare AI-systemer; dyk derefter ned i de væsentlige funktioner i Siemens Avery UaLink Verification IP.

Dette webinar introducerer UaLink-protokollen, med fokus på dens arkitektur og nøglefunktioner, der muliggør skalerbare AI-systemer; dyk derefter ned i de væsentlige funktioner i Siemens Avery UaLink Verification IP.

Oplev syntese på højt niveau og dens fordele ved hurtigt og præcist at producere hardwareacceleratorer. Vi dækker trin-for-trin design og verifikation af Wake Word-algoritmen ved hjælp af HLS.

Siloede arbejdsgange skaber flaskehalse, der langsommere designcyklusser og kompromitterer kvaliteten. Dette webinar introducerer en ny tilgang til synergistiske verifikationsmiljøer ved hjælp af Questa™ Developer/IVE's integrerede økosystem.

Oplev, hvordan Aprisa AI og Siemens EDA AI-system øger RTL-til-GDS-produktiviteten med 10 gange, beregningstidens effektivitet med 3x og PPA med 10% med ML & RL, generativ og agentisk AI til accelereret læring og EDA-workflowautomatisering.

Dette webinar viser, hvordan Questa One Property Assist forvandler brugeranmodninger til optimerede LLM-prompter, henter LLM-leverede løsninger, og præsenterer de bedst genererede SVA-egenskaber for brugeren.

Dette webinar introducerer Questa One Sim CX, en innovativ dækningsdrevet simuleringsløsning, der revolutionerer UVM-verifikation ved at automatisere inferensen af dækning og stimulus, hvilket forstyrrer generering til afdækkede områder.

Lær hvordan Questa One DFT-verifikationsløsningen kombineret med Tessent Silicon Lifecycle Solutions leverer en udvikling i brugeroplevelse og ydeevne til at tackle disse nye verifikationsudfordringer.

Lær, hvordan Questa One Sim FX optimerer fejlkampagner med fejllisteoptimering og testrangeringsfunktioner, og problemfri integration med eksisterende testbænk-miljøer, og omfattende fejlanalysefunktioner.

Find ud af, hvordan Questa Verification IQ Testplan Author integreres med værktøjerne til administration af applikationslivscyklus (Siemens Polarion og Jama) for at levere en kollaborativ sporbarhedsløsning, der transformerer din verifikationsproces

Denne session introducerede en transformativ løsning af forbundne platforme med datadrevne tilgange og AI-integration til at tackle udfordringer med indbyrdes afhængigheder, arbejdsstyrkebegrænsninger og effektivitet og kvalitetssikring.

I dette webinar vil vi undersøge, hvordan funktionel fejlklassificering forbedrer fejldækningen. Lær fordelene ved at integrere funktionel fejlklassificering i DFT-processer, specifikt adressering af fejl, der ikke kan testes ved scanningstest.